# LLRF BOARD IN MICRO-TCA PLATFORM

Masatsugu Ryoshi <sup>#,A)</sup>, Kautaka Hayashi<sup>A)</sup>, Kazunori Akai<sup>B)</sup>, Shinichiro Michizono<sup>B)</sup>, Takako Miura<sup>B)</sup>, Furukawa Kazuro<sup>B)</sup>, Jun-ichi Odagiri<sup>B)</sup>

<sup>A)</sup> Mitsubishi Electric TOKKI System Corp., 8-1-1 Tsukaguchi-honmachi, Amagasaki, Hyogo, 661-0001

<sup>B)</sup> High Energy Accelerator Research Organization (KEK), 1-1 Oho, Tsukuba, Ibaraki, 305-0801

### Abstract

Standardizations and open-sources are key-words for the new digital LLRF (Low Level RF) control system. The micro-TCA system is adopted for the digital LLRF control boards. The board is designed for the digital feedback control and will be an EPICS IOC (input output controller) by itself. In this paper, the architecture and components of the LLRF board are reported. The LLRF boards will be used for SuperKEKB LLRF and future (cERL, STF) LLRF.

# μTCA プラットフォームによる LLRF 制御ボード

# 1. はじめに

SuperKEKB は、低エミッタンス・ナノビーム方 式を採用し、かつ、ビーム電流を倍増することで、 世界最高の KEKB のルミノシティを、さらに 40 倍 高める計画である。この低エミッタンスビームを得 るためには、ビームの垂直方向のみならず、進行方 向についても制御精度を向上させる必要が有る。こ のため、高周波制御システム(Low Level RF: LLRF) の精度向上が必要であり、ディジタル制御をベース としたシステムへ変更する<sup>[1]</sup>。

LLRF には、制御精度の向上に加えて、制御のフ レキシビリティ、今後の維持と改善が重要であり、 現在開発中の加速器システム、例えば、CERL (Compact Energy Recovery Linac)のLLRF<sup>[2]</sup>やSTF (Superconducting Accelerator Facility)のLLRF<sup>[3]</sup>に対 応するように、標準化(共通化)とオープンソース の利用をキーワードして仕様を定めた。



### 2. ディジタル LLRF 制御システム

現状のKEKBリング加速器のLLRFからは、LLRF 1台(クライストロン1本)当たり空洞1台(現行2) 台)に構成変更、高精度なディジタルRF制御に装 置変更、トリスタン(1986年)以来使用されてきた (Computer Automated Measurement and CAMAC Control) 規格の代替を行う。新しいLLRFではH/W 構成を大きく見直し、高速なディジタル信号処理と、 それ以外のディジタル信号処理に分けて、それぞれ ディジタルLLRFユニットとPLC (Programmable Logic Controller)ユニットで分担させる(図 1)。一方、 S/Wからは、KEKBリング加速器(上位システム)に 対して、制御互換性を確保(新旧LLRFが混在)する 事が求められている。KEKBリング加速器では、 1994 年当初よりEPICS (Experimental Physics and Industrial Control System) が採用され、高機能な制御 システムを実現している。EPICSは、オープンソー スによる制御システム構築のS/W toolkit(加速器制御 のミドルウエア) であり、新旧LLRFで、EPICS IOC (Input Output Controller) レベルでの互換性が求めら れる。

PLC は、産業用に広く使われており、標準化され た多くの種類の入出力モジュール(汎用製品)の組合 せで制御 H/W を構成できる。複数の加速器施設に て、PLC による加速器制御の実績を積みつつある。 さらに、近年商品化された Linux 搭載型 PLC(FA-M3 シリーズの F3RP61: 横河電機株式会社製)を使 う事で、CAMAC 代替と、EPICS IOC 機能も合わせ てシンプルに実現可能となった<sup>[4]</sup>。

### 3. ディジタル LLRF ユニット

ディジタル LLRF ユニットでは、標準化シェルフ 内に、高速ディジタル処理を行う LLRF 制御ボード や必要な機器を組合せて構成、以下の特徴を持つ。

- ・ µTCA プラットフォーム利用
- ・EPICS の組込み制御

・FPGA (Field Programmable Gate Array) によるフ レキシブルな高速ロジック

#### 3.1 $\mu$ TCA $\mathcal{T} \not \supset \mathcal{P} \not \rightarrow \mathcal{P} \mathcal{T} \not \rightarrow \mathcal{P} \mathcal{T}$

ディジタルLLRFユニットを開発するにあたり、 標準化プラットフォームは、PICMG(PCI Industrial Computer Manufacturers Group)で策定された小型通信 機器向けの $\mu$  TCAを選択した。これは加速器システ ムでも重視される機器の遠隔監視制御機能および活 線挿抜等の保守整備性を、低コストにて実現できる ためである。フィードバック制御ボードは、LLRF の要求および $\mu$  TCA準拠したAMC(Advanced Mezzanine Cards)で開発・設計した。19 インチ標準 ラックに実装可能な $\mu$  TCAシェルフに、電源モ ジュール・空冷モジュール・MCH ( $\mu$  TCA Carrier Hub)・CPU・HDD等を組み合わせて、ディジタル LLRFユニットを構成する(図 2)。



図 2 µTCA シェルフ

#### 3.2 EPICS

 $\mu$  TCA の外部通信は GbE(Gigabit Ethernet)が基本 である。KEK 加速器システム構築において標準と なっている EPICS では Ethernet 上の通信プロトコル の CA(Channel Access)が使われ、短期間で高機能な 通信制御が実現できる。LLRF 内の制御ソフトウエ アは EPICS を使い、制御ボードに EPICS IOC を搭 載することで、ソフトウエアの、柔軟性・拡張性・ 保守性・堅牢性を高めることができる<sup>[6]</sup>。AMC で EPICS を動作させるための環境は、コスト・保守 性・実績から OS には Linux、CPU には PPC(PowerPC)を採用した。

### 3.3 FPGA

加速器ごとに適応した高速なフィードバッグ制御 を実現し、様々な機能拡張に対応するため、大規模 FPGA を採用した。また、AMC はカード面積が小 さいため、PPC440・Ethernet MAC を内蔵する Virtex-5 FXT を選択し実装面積を小さくした。

### 4. LLRF 制御ボードの機能

IF 信号(約 10MHz) 4ch 入力に対して、4 倍周波 数の外部クロックによって、16bit A/D 変換を行い、 FPGA にて IQ 変換、及び、フィードバック・ フィードフォワード計算を行った後に、2ch の D/A 変換から、IQ 信号を出力するボードである。この ボードの最大の特徴は、EPICS IOC として働くこと であるが、それを含め機能を以下に列挙する。

- ・ A/D 変換機能(16bit、約 40MHz、4ch)
- ・ IQ 変換機能
- フィードバック・フィードフォワード計算
- ・ 振幅計算と高速インターロック判定機能
- ・ D/A 変換機能(16bit、約 40MHz、4ch)
- ・ 内部データの(高速・中速)モニタ機能
- ・ EPICS IOC 機能
- IPMI 機能(活栓挿抜等)

### 5. LLRF 制御ボードの構成

表 1に、LLRF制御ボードの構成を示す。図 3に LLRF制御ボードのブロック図を、図 4にLLRF制御 ボードの外観写真を示す。基板を親子構造として、 親基板をディジタル回路、子基板をアナログ回路等 に分離、子基板は(2段まで) スタッキングコネク タで接続(交換) できる構造とした。

表 1 LLRF 制御ボード構成

ADC	16bit / 130MSPS(max.), 4ch
DAC	16bit / 500MSPS(max.), 4ch
FPGA	Virtex-5 FXT(PPC440)
CPU	PowerPC 440(FPGA 内蔵)
OS	Wind River Linux 2.0
RAM	DDR2-SDRAM 128MB×5
ROM	NOR FLASH 64MB
Front panel Input	$RF \times 4$ , $Clock \times 1$ , $Trigger \times 1$ , $Analog \times 1$ , Digital $\times 12$
Output	IQ $ imes$ 4 (differential) , Digital $ imes$ 12
LED	Hot swap status (blue), Error status (red), Running status (green)
Backplane interface	Fabric A: 1000BASE-BX, Fabric B-D: Reserved IPMB: Management



PCIMG MTCA.0 準拠, Single Width / Full Height, 73.8\*28.95\*181.5mm





図 4 LLRF 制御ボードの外観

内蔵 CPU がプログラム実行時に使う RAM の他 に、モニタしたい IQ データ等を 8ch 分、重要なイ ベント(beam abort 等) 前後の変化を連続的に記録す るリングバッファ用の RAM を搭載している。

バックブレーンインターフェースは、外部通信用 に GbE が 1 系統(及び、IPMB が 1 系統)のみ使用 し、将来拡張用の高速シリアル IO(SRIO,PCIe 等) が 3 系統ある。また、数十 ns の応答時間が必要な ディジタル信号(高速インターロック、ゲート信号 等)用には、前面パネルに入出力各 12 系統ある。

現在、LLRF 制御ボードを試作し、ADC/DAC の 動作評価、ボード上の各ブロックの動作評価、GbE の通信評価、Linux/EPICS を組み込みと起動確認が 終了した。現在、LLRF 機能(フィードバック回路 等)のロジック回路を作成中であり、その後、 LLRF 制御ボードの総合評価を行う予定である。

## 6. 制御ボードのバリエーション

フィードバック用のLLRF制御ボード(図 4)では、 ADC搭載の入力基板(上段)とDAC搭載の出力基板 (中段)を組み合わせた。親基板のH/Wを共通化し FPGAの処理ロジックを変更したり、子基板を別機 能に変更したり、最小限の初期投資(H/W製作)で EPICS IOCのバリエーションが大きく広がる。図 5 は、高速ADC(14bit/400MSPSmax./BW1.4GHz)搭載



図 5 モニターボード(バリエーション例)

の子基板を組み合わせて、直接RFを入力しAD変換 後IQ変換したり、連続記録したりすることが出来る モニターボードの例である。

### 7. まとめ

標準化とオープンソースの利用をキーワードとして、新しいディジタル LLRF 制御システムを設計した。高速ディジタル処理を行うボードは、µTCAを利用し標準化した。また、PPC内蔵の大規模FPGAを搭載し機能柔軟性を持たせたディジタル親基板と、機能拡張に対応させるため交換可能なアナログ入出力部の子基板から構成した。S/W は外部と通信のためにオープンソースの Linux/EPICS を組込む事で、本ボードを EPICS IOC とした。EPICS IOCとなる PLC と組み合わせて、LLRF システムを(加速器制御システム同様に)EPICS 制御とすることで、短期間で高機能な制御の実現を図り、柔軟性・拡張性・保守性・堅牢性も高めることができる。

これまで試作 LLRF 制御ボードの H/W 動作評価、 Linux/EPICS 組込みと起動確認が終了した。現在、 LLRF 機能のロジックを作成中で、今後 LLRF 制御 ボードの総合評価の予定である。SuperKEKB の LLRF の他にも、cERL や STF の LLRF への適用を 計画している。

### 参考文献

- K. Akai, et al., "RF System for SuperKEKB", Proceedings of the 7th Annual Meeting of Particle Accelerator Society of Japan, Himeji, Aug. 4-6, 2010
  T. Miura , et al., "Low Level RF System for cERL",
- [2] T. Miura , et al., "Low Level RF System for cERL", IPAC'10, Kyoto, May 2010
- [3] S. Michizono et al., "Digital LLRF System for STF S1 Global", IPAC'10, Kyoto, May 2010
- [4] J. Odagiri et al., "APPLICATION OF EPICS ON F3RP61 TO ACCELERATOR CONTROL", Proceedings of the 6th Annual Meeting of Particle Accelerator Society of Japan, Tokai, Aug, 2009
- [5] J. Odagiri et al., "Fully Embedded EPICS-based Control of Low Level RF System for SuperKEKB", IPAC'10, Kyoto, May 2010
- [6] H. Deguchi et al., "EPICS Embedding for SuperKEKB LLRF Components", Proceedings of the 7th Annual Meeting of Particle Accelerator Society of Japan, Himeji, Aug. 4-6, 2010