

TEST CIRCUIT FOR RF PHASE STABILIZATION

T.Tanaka, K.Hayakawa, K.Sato and Y.Torizuka
Atomic Energy Research Institute, Nihon University
Narashinodai 7-24-1, Funabashi, 274 Japan

ABSTRACT

An rf phase stabilizer circuit operating at 2450 MHz has been fabricated for a test of rf phase stability and fidelity of an electric phase shifter which will be used for stabilization of the phase of the accelerating field. The rf phase is shifted by a vector combination of two rf waves with phase shift of 90° to each other. The rf level of the two waves are controlled by means of double balanced mixers. The linearity of the phase shift is not necessarily required, because the phase shifter is used only in a negative feed-back loop. A test of a simple phase-lock loop circuit with this phase shifter has shown a phase stability of $\pm 0.1^\circ$. This result shows that the phase drift of the accelerating field can be locked to a reference phase within $\pm 0.1^\circ$.

マイクロ波位相安定化回路の試作

1. 序

日大35MeVダブルサイデッドマイクロトロンビーム安定化、および加速特性の改善の一環として2450MHzの加速RFの位相安定化を検討し、そのための位相安定化回路を試作した。位相ノイズの問題はPLLシンセサイザーによって解決しているので、クライストロン高圧電源のリップル、加速管温度の変動に伴う共鳴周波数変動、などが原因で生じる位相変動を $\pm 0.1^\circ$ 以下まで補償することを目的とする。図1にパルス幅10ms、繰り返し50pps、ライン同期で加速器を運転したときに得られた加速管内RF位相の変動を示す。基準RFはクライストロン入力RFで、加速管からアンテナでピックアップしたRFとの位相差をダブルバランスドミキサー(DBM)で検出した。クライストロン高圧に含まれる300Hzのリップル($\pm 2 \times 10^{-4}$)による約 0.8° の位相変化がみられる。また加速管温度の変化が約 $\pm 0.2^\circ\text{C}$ あるため数10秒程度の周期で約 $\pm 2 \sim 3^\circ$ の位相変化が生じる。したがって位相安定化回路には概略1kHz以上の繰り返しでの細かな移相が要求される。これは機械的な移相器では実現できない。このため、電氣的な移相器を採用した。以下に、試作した位相安定化回路の構成と試験結果を報告する。




図1 加速管RF位相の変動。

2. 位相安定化回路

試作した位相安定化回路は、上に述べた移相器、位相検出回路、移相器制御回路、RF増幅器、およびRFレベル制御回路で構成される。この回路の出力RFはクライストロンに直接入力される。回路の概略を図2に示す。

移相器は 90° RFスプリッター、2個のDBM、 0° RFコンバイナーからなる。 90° スプリッターで入力RF電力が2分され、 90° の位相差をもってDBMのLO端子に入力される。DBMのIF端子に入力する電流の2乗にほぼ比例したRF電力がRF端子から得られることから、2個のDBMのIF電流の2乗の和が一定となるようにIF電流を与える。IF電流の向きを逆転すると透過RFの位相が 180° 変化することを利用すると、一方のDBMにSIN関数、他方にCOS関数に比例した電流を与えることで、 0° コンバイナーで合成されたRFの位相 θ_{RF} は関数の位相 θ に依

存して変化する。これをRFの振幅で表現すると次式のようになる。

$$V_{RF}\cos(\omega t + \theta_{RF}) = A_1(\theta)\cos\theta V_{RF1}\cos(\omega t) - A_2(\theta)\sin\theta V_{RF2}\sin(\omega t) \quad (1)$$

ここで V_{RF1} 、 V_{RF2} はDBMへの入力振幅、 $A_1(\theta)$ 、 $A_2(\theta)$ はDBMでの減衰率で、DBM出力振幅が正確にIF電流に比例しないため A_1 、 A_2 を θ の関数として表現している。この移相器では完全に 360° の移相が連続して行え、位相範囲の上限をなくすことができる。

位相検出回路では安定化回路への入力RFの位相を基準にしてクライストロン出力位相または加管ピックアップ位相とDBMを用いて比較し、DBMのIF出力を12ビットADCで繰り返し10kHzでAD変換しそのデジタル量を積算する。IF出力が0Vのときは積算値が変化せず、0Vからずれると増減する。積算値は14ビットで表現される。

位相検出回路で得られた14ビットの積算値は、移相器制御回路の2組の16kバイトROMのアドレスを与える。 $360^\circ / 16384$ ごとに求めた16ビットのSINの値が 360° 分上位バイトと下位バイトに分けて2個のROMに書き込まれている。積算値は2組のROMのあいだで 90° だけ異なる位相のアドレスを与えるよう一方に入力する14ビットのうち上位2ビットを変更してある。その結果、ROMの出力はSINおよびCOS関数値を与える。この出力を12ビットDACに入力し、アナログのSINとCOS電圧を得る。DBMのIF電流は 100Ω の抵抗をとおして供給される。最小の移相量は約 0.025° である。

以上の回路で、位相検出回路の入力が常に0Vになるよう帰還がかかり、位相安定化が確保できることになる。実際のDBMは(1)式でも表現されているが、①RF出力がIF電流の2乗には完全には比例しない、②電流の向きに関して特性が対称ではない、③2個のDBMの特性が同じではないなどの理由で 0° コンバイナー出力RF電力・振幅は関数の位相によって変化し、RF位相も関数の位相と一致しない。RFレベルは一定でなければならないのでRF増幅器の出力レベルを検出し、増幅器の前段でレベル制御をDBMを用いて行う。また、レベル制御をしなくてもレベル変動を可能な限り小さくするためIF電流の振幅を調整可能にしてある。

3. 回路試験

試作回路の試験では加速器のRF系に組み込まず、回路の動作試験のみ行った。まず移相器の働きを確認するため、位相検出信号を入力せずにADC入力にオフセットを与え、絶えず位相が変化する状態で、SIN関数の位相に対するRF位相の追従性を調べた。RF増幅器の出力はレベル制御されている。図3にその結果を示す。横軸はSIN関数の信号、縦軸は回路に入力したRFと増幅器出力との位相差を検出したDBMのIF出力信号である。SIN信号は約16Hzすなわち約60msで 360° 位相を進ませていることになる。振幅を同じにしているので真円からのずれがSINの位相に対するRF位相の進み遅れを表す。DBMの特性から追従性は必ずしも良くはないが位相が逆進してはいないので深刻な問題はない。

次に位相検出信号を安定化回路に入力し、増幅器出力位相の安定度を調べた。位相検出信号とIF電流を与えるSIN信号とを比較したのが図4である。SIN信号は12ビットのデータから作られ1ディジット約2mVで、位相検出信号は1目盛 0.5° である。位相検出用のDBMに入力する基準RFの位相をラインストレッチャーで大幅に変えてもSIN信号が変化することで、位相検出信号のレベルが一定に保たれた。この試験で位相安定化回路を使ってRF位相を概略 $\pm 0.1^\circ$ 以下の精度で基準位相に固定できることが確かめられた。

4. まとめ

DBMとRFスプリッター・コンバイナーを組み合わせた移相器を制御することで後段でのRF位相を基準RFに位相固定する位相安定化回路は、目標とした $\pm 0.1^\circ$ 以下の精度で位相を固定できた。この試験では高速で変動する位相を補償する試験を行っていないので、安定化回路の周波数特性は明らかではないが、位相補償データを10kHz、最小移相量 0.025° で作っていることから原理的には $2^\circ / \text{ms}$ の位相変化までなら $\pm 0.1^\circ$ に補償できる。これは図1の位相変動を補償で

きる限界を2倍程度上回る値であるが、実際にはRFの位相がROMのアドレスに正確に比例していないため十分とはいえない。この結果から、更に性能を向上させるため以下のような改良を検討している。

- ①位相検出の繰り返しを25kHzまで高める。
- ②DBMの特性曲線を精密に測定し、ROMのアドレスにより正確に比例した位相が得られるようROMのデータに修正を加える。
- ③12ビットDAコンバーターを乗算型のものに換えて、コンバイナー出力レベルを一定にするようDAコンバーターのゲインの自動調整を行う。




図2 試作した位相安定化回路のブロック図。




図4 SIN波の位相制御信号(横軸)に対するRF位相の応答。真円からの歪みが追随誤差を表す。




図5 位相安定化動作時の位相制御信号(上)と出力で検出したRF位相信号(下)。ほぼ $\pm 0.1^\circ$ に制御されている。