

# X-BAND KLYSTRON MODULATOR OF THE ACCELERATOR TEST FACILITY FOR JAPAN LINEAR COLLIDER

M. Akemoto and JLC Study Group

National Laboratory for High Energy Physics  
1-1 Oho, Tsukuba-shi, Ibaraki-Ken, 305 Japan

## ABSTRACT

An X-band klystron modulator has been designed and constructed to drive a 30 MW or 120 MW prototype X-band pulsed klystron. It is a conventional line-type modulator with a 6 section pulse forming network (PFN) and a pulse transformer with a turns ratio of 1:15. In order to realize a compact PFN, a special low inductance capacitor using a film coated thin Al-electrodes has been developed. In the test operation of the modulator using a dummy load, 3.0  $\mu$ s wide pulses with 30 kV peak voltage, 2480 A peak current and 200 pps repetition rate were successfully generated.

## JLC用試験加速器施設(ATF)のXバンドクライストロン電源

### 1. はじめに

TeV領域のリニアコライダー計画を実現するためには、多くの技術的問題を解決しなければならないが、その中で最重要課題の一つとしてRF源の開発がある。リニアコライダーでは100MV/m以上の高い加速電界が必要で、これを実現するためには、100MW級のXバンドクライストロンとその電源の開発が要求される。現在、本研究所のアセンブリホールにおいてJLCの全加速器機器をシステムとして試験できる試験加速器施設(ATF)<sup>1)</sup>の建設が進められている。ここでは、30及び120MWの二種類のXバンドクライストロンとその電源の開発が行なわれている。今回、このXバンドクライストロン開発用に、PFN型パルス電源を製作したのでその概要及び性能について報告する。

### 2. 開発方針

JLCでは、Xバンドクライストロン電源が約4000台という大規模な電源システムになるため電源の製造コストの低減、小型化、大量生産性、高安定性、高信頼性及び高効率化が問題になる。これらを考慮した電源および電源システムを開発しなければならない。表1に現在、開発中の二種類のXバンドクライストロンの仕様を示す。Xバンドクライストロンに要求されるピーク電圧は550kVと非常に高く、200ppsと高繰り返しでまたRFパルス幅が400nsと狭いために、高効率化をはかる上、非常に短い立ち上がり、立ち下がり特性を有するパルス電源が要求される。このような高電圧で短パルスが発生する方式はいろいろと考えられ

るが,KEKでは短パルス発生に適した磁気パルス圧縮型パルス電源<sup>2)</sup>とPFN型パルス電源の二つの方式のR&Dを行っている。

Klystron	XB-50K	XB-72K
Peak power output	30 MW	120 MW
RF pulse width	400 ns	400 ns
Operating frequency	11.424 GHz	11.424 GHz
Peak beam voltage	450 kV	550 kV
Peak beam current	172 A	490 A
Peak beam power	77 MW	270 MW
Klystron impedance	2616 Ω	1122 Ω
Power gain	59 dB	53-56 dB
Efficiency	41 %	45 %
Microperveance	0.57	1.2

表1 Xバンドクライストロンの仕様

Operation mode	XB-50K	XB-72K
Peak power output	77 MW	269 MW
Average power output	39 kW	97 kW
Output pulse voltage	30 kV	37 kV
Output pulse current	2581 A	7342 A
Output impedance	11.6 Ω	5.0 Ω
Pulse flat top	0.5 μs	0.5 μs
Rise time	< 0.5 μs	< 0.5 μs
Pulse height deviation from flatness	1.0 % (p-p)	1.0 % (p-p)
Pulse repetition rate	200 pps	200 pps
Transformer ratio	1:15	1:15

表2 パルス変調器の仕様

### 3. PFN型パルス電源の仕様と概要

PFN型パルス電源は,PFN,サイラトロン及びパルストランス等から構成される。出力パルスの立ち上がり,立ち下がり特性を短くするためには,パルストランスの昇圧比を出来るだけ下げることが必要で,その昇圧比はサイラトロンの耐圧で制限される。そこで,商業品としては最大級の定格100kVのITTのサイラトロンF169を使用し,パルストランスの昇圧比を1:15にした。表2にXバンドクライストロンパルス電源の仕様を示す。このタイプの電源は比較的効率が高く低価格なので特に小型化に重点を置き次の3つの方式を採用して製作した。(1)AC入力調整器にサイリスタ制御方式を採用した。(2)充電チョークトランス,de-Qing抵抗及びシャント抵抗の冷却を水冷方式にした。(3)PFNにフィルムコンデンサーを採用した。図1,2にそれぞれ,高圧直流電源部及びパルス変調器部の回路構成を示す。




図1.高圧直流電源部




図2.パルス変調器部

### 4. PFNコンデンサーの開発<sup>3)</sup>

PFNコンデンサーは,充電電圧と繰り返しが高くなるに従い,サイズが大型化するため小型化を積極的に進めなければならない。図3のようにポリプロピレンフィルムにアルミを

蒸着させる過程で電極面に多数の絶縁スリットを設け微小コンデンサーを直列に構成するコンデンサー素子を採用することによって大幅に小型化でき、また同時に自己回復性のあるコンデンサーを開発した。

油浸紙または有機フィルムを数枚重ね合わせた誘電体に、電極のアルミ箔を重ねる従来の方式と比べて体積比で約60%も小型化できた。




図3. PFNフィルムコンデンサーの素子構造

## 5. 性能試験

現在、電源単体での性能試験を行っている。出力性能を見るために、セラミックの疑似負荷に接続し、PFNのコイルのインダクタンス調整による出力パルス波形の調整を行った。図4にXB-50Kモードで調整後の出力パルス電流波形を示す。また平坦部を拡大したものを図5に示す。パルスの立ち上がり時間(10-90%)は約 $0.53 \mu\text{s}$ で、平坦部約 $1.43 \mu\text{s}$ 、パルス平坦度1.0%(P-P)と仕様どりの性能を出すことができた。200ppsでの高繰り返し試験は水抵抗模擬負荷<sup>4)</sup>を使用して行なったが、大きな問題もなく安定に運転出来た。XB-72Kモードの試験及び調整は、現在進行中である。




図4. 出力パルス電流波形  
H: 500 ns/div, V: 500 A/div  
ピーク電流: 2480 A.  
ピーク電圧: 30.3 kV




図5. 出力パルス電流波形平坦部リップル  
H: 200 ns/div, V: 0.5 %/div

## 参考文献

- 1) S. Takeda et al., Proc. of the 15th Linear Accelerator Meeting in Japan, (1990)206.
- 2) T. Shidara et al., Proc. of the 1991 Particle Accelerator Conference, San Francisco, (1991), KEK preprint 91-19, April 1991.
- 3) M. Hasebe (Nichicon Co.), private communication.
- 4) S. Yoshimoto et al., Proc. of this meeting.