WEP068 　加速器技術／高周波源　 8月5日 小ホール 13:00 - 15:00

J-PARCリニアック Veto回路を用いたクライストロン高圧電源停止頻度の改善

Reduction in the Fault Rate of High-Voltage Power Supply for klystrons by using a veto circuit in J-PARC linac

○堀 利彦，篠崎 信一，佐藤 文明（J-PARCセンター　原子力機構），福井 祐治，二ツ川 健太（J-PARCセンター　KEK）

○Toshihiko Hori, Shinichi Shinozaki, Fumiaki Sato (JAEA J-PARC), Yuji Fukui, Kenta Futatsukawa (KEK J-PARC)

J-PARCリニアックの効率的な運転を目指す一環として、正常なインターロック以外で生じるクライストロン高圧電源停止頻度を低減する対策を継続的に行っている。電源停止の主原因はクライストロンの変調アノードとボディ間(アース電位）の放電によって、高圧モニタ系のトリガ分配モジュール（NIMモジュール）が誤動作することである。そこで、モジュールの電源ライン強化やノイズ対策などを行った新たなモジュールを製作しこれを実装したところ、一定の成果を得た。しかし、放電発生時のノイズレベルはクライストロンステーション毎に異なっており、追加の対策が必要であった。今回、Veto回路を用いた新たな回路を構築しこれを実装したところ、良好な結果を得ることができた。本報告では、この1年間のクライストロンの放電状況、Veto回路を含むシグナルコンディショナの回路構成及びVeto回路実装前後での電源停止頻度などについて報告する。