WEP116 　加速器技術／ＬＬＲＦ　 8月5日 小ホール 13:00 - 15:00

Zynq搭載MTCA.4準拠のA/D・D/Aボード

MTCA.4 FPGA(Zynq) A/D・D/A board

○漁師 雅次，岩城 孝志，田尻 敬一，出口 久城，林 和孝，松本 隆太郎，水野 隼一（三菱電機特機システム株式会社）

○Masatsugu Ryoshi, Takashi Iwaki, Keiichi Tajiri, Hisakuni Deguchi, Kazutaka Hayashi, Ryuutaro Matsumoto, Junichi Mizuno (Mitsubishi Electric TOKKI Systems)

MTCA.4規格に準拠し、DESY推奨のRTM(Rear Transition Module)との入出力コネクタ（Zone3コネクタ）をClass_A1.1に対応させた、A/D・D/A変換ボードを開発した。 従来のA/D・D/A変換ボードは、MTCA.0規格に準拠したシングルフルサイズであり、入出力コネクタが狭い前面パネルに集中してケーブルが密集していた。また、PPC440内蔵のVirtex5-FXTを使っており、制御アルゴリズムの高度化に伴い、内部CPUバスおよびロジックの処理速度がボトルネックとなってきた。 新たに開発したA/D・D/A変換ボードは、Zone3コネクタを通してRTMとアナログ信号の入出力ができる構造となっている。そのため、ダウンコンバータやフィルタ回路をRTMに実装することでケーブルレスおよび小型化が可能となる。Zone3コネクタから入力される高周波信号はA/D変換されFPGAへ入力され、FPGAからの出力をD/A変換しアナログ信号をZone3コネクタへ出力できる。FPGAはCPU CortexA9内蔵のFPGA「Zynq」を採用し、CPUによる柔軟な処理およびロジックによるリアルタイム処理の組み合わせによる高度な信号処理を実現できる。従来の制御ボードと同様に、本ボードをEPICS IOCとして動作できるようにFPGA「Zynq」内蔵のCPU CortexA9にLinuxとEPICSを組込む。 新しいA/D・D/A変換ボードで、LLRF・BPMなど加速器制御およびモニタ回路の処理能力向上を図る。