**PASJ2016 MOP031** 

## クライストロンモジュレータ用 50 kV 半導体スイッチ回路の開発

# DEVELOPMENT OF 50 KV SOLID-STATE SWITCH FOR THE KLYSTRON MODULATOR

天神薫<sup>#, A)</sup>, 徳地明 <sup>A)</sup>, 稲垣隆宏 <sup>B)</sup>, 近藤力 <sup>B)</sup>, 大竹雄次 <sup>B)</sup> Kaoru Tenjin <sup>#, A)</sup>, Akira Tokuchi<sup>A)</sup>, Takahiro Inagaki<sup>B)</sup>, Chikara Kondo<sup>B)</sup>, Yuji Otake<sup>B)</sup> <sup>A)</sup> Pulsed Power Japan Laboratory(PPJ) Ltd. <sup>B)</sup> RIKEN, SPring-8 Center

#### Abstract

A solid-state high voltage switch using a static-induction thyristor (SI-Thy) has been developed for klystron modulators, instead of thyratrons. In order to satisfy the specification, such as conditions of an applied voltage of 50 kV, a pulse current of 6 kA, 4.5  $\mu$ s, and the maximum pulse repetition of 120 pps, the switch employs the 192 SI-thyristors (8 parallel, 24 series) with gate trigger circuits and snubber circuits. We experimentally tested a prototype SI-Thy switch with the rated voltage of 50 kV and current of 6 kA.

## 1. はじめに

クライストロンに電力を供給するモジュレータ部の高電 圧、大電流ターンオンスイッチには、ガス封入放電管の 一種であるサイラトロンが使用される場合が多い。サイ ラトロンは寿命のあるカソードや水素ゲッターを使用して いるため、故障率、経年劣化の問題があり、平均で数年 の寿命ごとに交換する必要がある。我々は、半永久的 に使用可能となる半導体を用いた高電圧スイッチを開発 している。本稿は、静電誘導型サイリスタ素子を計192個 組合せた高電圧固体化スイッチ回路の詳細と試験結果 に関するものである。

## 2. 構成設計

#### 2.1 目標仕様

今回開発する高電圧スイッチの特性は、X線自由レー ザー施設 SACLA(SPring-8 Angstrom Compact free electron LAser)など高強度、短パルス運転の要求される 電源に合致するものを目標とする。その高電圧スイッチ 要求特性を Table 1 に示す。

Table 1: Requirements of the Switching Module for the Klystron Modulator of SACLA

Blocking Voltage	50 kV at the minimum
Peak Current	6 kA at the minimum
Pulse Width	4.5 μs(FWHM)
Pulse Repetition Freq.	120 pps at the maximum
Switching Time *1	500 ns at the maximum
Switching Jitter	3 ns at the maximum
Cooling	Insulation oil
Installation capacity $(W \times D \times H)$	$700 \times 260 \times 800 \text{ mm}$ at the maximum
*1:100 % - 20 %	

# tenjin@myppj.com

#### 2.2 半導体素子

半導体素子は、新電元工業(株)製 静電誘導型サイリ スタ(Static Induction Thyristor;SI-Thy): KSI50PA40T1 を使用する事とした。静電誘導型サイリスタは、PN 接合 の間に真性半導体 I 層 (Intrinsic Layer)を加えた PIN ダ イオード構造に P 層のゲートを挿入した構造を持つ、低 損失、高阻止電圧、高速動作を兼ね備えたデバイスで ある[1]。この主要特性を Table 2 に示す。

Table 2: Specifications of the SI-Thy Device

Operating Temperature [°C]	-40~+125		
Blocking Voltage [kV]	3.2		
Average Current [A]	50		
ON-Resistance [ $\Omega$ ]	0.1		

2.3 高電圧スイッチ設計方針

2.2 項記載の SI-Thy を使用した半導体スイッチの実施 例としては、大阪大学産業科学研究所の L バンド電子ラ イナック用の高電圧半導体スイッチがある[2]。本開発高 電圧スイッチとの主要特性の比較を Table 3 に示す。

今回の設計で重要な点は、Table 3 に示すとおり、印 加電圧の高電圧化、高繰返し化による発熱設計、および 取付スペースの制約による小型化である。以上を考慮し、 我々は以下の設計方針を立てた。

(1)印加電圧の高電圧化(直列接続数の増加が必要)

SI-Thy の Anode-Cathode(A-K)間インピーダンスは、 2.5 kVを超えると低下する事が確認されている[2]。スイッ チの高電圧化は、素子の多段化により対応とするが、直 列数は、1 素子への印加電圧が 2.5 kV を十分下回り A-K 間のインピーダンスが低下しない 24 直列とする。この 場合は、1 素子あたりの A-K 間電圧は 2.08 kV となる。 (2)高繰返し周波数による発熱設計

SI-Thy の通過電流が1kA 程度の場合、導通時の ON 抵抗は約 0.1 Ω(Table 1)であり、並列数を増やすと通過 電流が減少して抵抗損失による発熱が抑えられる。ここ では、8 並列とした。スイッチング損失を無視すると、パル

#### Proceedings of the 13th Annual Meeting of Particle Accelerator Society of Japan August 8-10, 2016, Chiba, Japan

## **PASJ2016 MOP031**

ス幅:4.5 µs 繰返し:120 pps 時の1素子あたりの発熱量 は約30Wとなる。総素子数は、24 直列8並列で192 個 となり、総発熱量は約5.8 kWになる。今回の場合、本装 置を設置するクライストロンモジュレータは内部に絶縁油 が封入されている。このため、発熱の吸収はヒートシンク 上に素子を配置して油冷強制対流により行う。それ故、 我々は油冷により素子を許容温度上昇範囲内に納める 設計とした。

(3)小型化

開発した半導体スイッチをサイラトロンと置換するため には、印加電圧の高電圧化に伴う絶縁距離の確保、とり わけ多段化(24 直列)による収納空間の制限が問題とな る。それは、Table 1 に示す高さ方向の大きな制限がある からである。先例の大阪大学産業科学研究所の L バン ド電子ライナック用の高電圧半導体スイッチ(10 直列)の 外形高さは、約 540 mm である。同構成とすると高さ方向 長さが倍以上となってしまう。そこで我々は、設計したス イッチの構造を Figure 1 に示す様にした。 Table 3: Comparison of the Solid-State Switches Between the Osaka University Case and the SACLA Case

Parameters	Osaka University L-band SW	SACLA modulator	
Blocking Voltage	25 kV	50 kV	
Peak Current	6 kA	6 kA	
Pulse Width	8 µs	4.5 μs	
Repetition Freq.	10 pps	120 pps	
Number of thyristors	60 6 parallel 10 series	192 8 parallel 24 series	
Cooling	Forced air cooling	Insulation oil circulation	
Total height	540 mm	800 mm	



Figure 1: Internal structure and appearance of the 50kV SI-Thy sold-state switch.

#### **PASJ2016 MOP031**

#### 2.4 構成素子の実装方法と回路構成

小型化を実現するにあたり、我々は、構成素子の 実装方法を以下のとおりとした。

SI-Thy は、Figure 1(b)に示すとおり2直列に接続す る。<br />
更に Figure 1(c)に<br />
示す<br />
断面構造図の<br />
とおり、 ヒートシンクを4個つなげてひとつのブロック(図中 緑色にて塗りつぶし)とした。実装は、このヒートシ ンクブロック両面(Figure 1(c)中 F 面、G 面)に2 直列 (上側電位の SI-Thy を青色にて塗りつぶし、下側を 赤色にて塗りつぶし)の SI-Thy を各面 4 並列配置す る。高さ 55m のヒートシンクブロックに合計 2 直列 8 並列の SI-Thy を配置した。G 面の SI-Thy の配置状 況を Figure 1(d)に示す。ヒートシンクの電位固定は、 2 直列の上側電位の SI-Thy のカソード電位すなわち 2直列の中間電位とする。SI-Thyを2直列とし、ヒー トシンクの電位を2直列の中間電位とすることによ り、直列数が増加してもヒートシンクの積重ねる段 数を直列数の半分とする事が可能となった。我々は、 この SI-Thy の接続配置構成を 1 段(1stage)と定義す る。この各段のユニットを12段重ねる。また各段の ヒートシンクブロックの間には、異電位間の電気絶 縁のために厚さ6mmのベーク板(②絶縁スペーサ)を 挟んで積み上げる構造とした。以上により高さを 800mm以内に納めることが可能となった。

SI-Thy が配置されたヒートシンクブロックの外側 には、③⑦スナバ基板、④⑧2 直列の上側接続 SI-Thyのゲートを駆動するゲートドライブ基板1、⑤⑨ 2 直列の下側接続のゲートを駆動するゲートドライ ブ基板 2、⑥⑩外乱ノイズを遮断するシールド板を 順に配置し、最も内側の SI-Thy を含めて片面5 重構 造とした。

③⑦スナバ基板は、SI-Thy にかかる逆電圧やサー ジを極力低減するため、各 SI-Thy 個別に逆導通ダイ オードを有するスナバ回路を構成する基板である。 スナバ基板の実装状況を Figure 1(d)に示す。

2 直列とした上側電位と下側電位の SI-Thy は、2-3(1)項に記載のとおり 2.08kV の電位差を持つこのた め、SI-thyのゲートを駆動する回路は、④⑧2 直列の 上側接続 SI-Thyのゲートを駆動するゲートドライブ 基板、⑤⑨2 直列の下側接続のゲートを駆動する ゲートドライブ基板の 2 種を外側上下に配置し、高 電圧に対する絶縁を確保した。ゲートドライブ回路 は、N チャンネル FET 及び P チャンネル FET により 構成され、OFF 時-5 V、ON 時+24 V のゲート電圧に て各 SI-Thyを駆動する。2 種のゲートドライブ基板 の配置状況を Figure 1(e)に示す。

更に左側面にゲートドライブ回路への電力供給シ ステム、及び SI-Thy を駆動させるトリガ信号の分配 と動作ステータス(インターロック信号)の授受を受 け持つ⑪共通基板を配置した。共通基板の実装状況 を Figure 1(f)に示す。 また 1 段あたりのトリガ経路、及びインターロック経路を Figure 2 に示す。



Figure 2: Block Diagram of the trigger and interlock circuit for the individual SI-Thy switch.

Figure 2 において、トリガ経路を太線矢印にて示し、 インターロック経路を細線矢印にて示す。 ⑪共通基 板上の『Opt.mod』は光変換モジュールであり、光 ファイバーケーブルにて Figure 1 中⑬光変換基板と 接続されている。光変換モジュールの受信(RX)器に てトリガ信号の受信および光/電気変換を行い、送 信(TX)器にてインターロック信号の送信および電気/ 光変換を行う。光/電気変換されたトリガ信号は、 Figure 2 中フォトカプラの『P/C1』 『P/C4』に依っ て、2 直列にて接続した SI-Thy の高電圧に対する分 離を行う。『P/C1』『P/C4』は、1 次 2 次間の絶縁 耐圧が、3kV以上の特性値を持つフォトカプラICで ある。Figure 2 中にて青線で囲ったブロックが、2 直 列の上側電位にて駆動する SI-Thy のブロックであり、 赤線のブロックが下側電位にて駆動するブロックで ある。以上のように、我々は、トリガ回路の高電圧 に対する絶縁に関して、同じヒートシンクブロック 内の2直列のSI-Thy 駆動電位の絶縁分離をフォトカ プラICに依る設計とし、段間の絶縁分離を光通信接 続に依る設計とした。

インターロック信号は、以下の項目を監視して異 常があればトリガを停めるとともに、上位制御系に アラームを出力する。

・ゲートドライブ回路で使用する+24 V 及び-5 V 電圧の低下

- ・SI-ThyのA-K間の過電圧
- ・ヒートシンク部の温度異常

インターロック回路の高電圧に対する絶縁は、ト リガ回路と同様に光通信接続とフォトカプラ絶縁 (Figure 2 中 P/C2 及び P/C3)に依るものとした。 Proceedings of the 13th Annual Meeting of Particle Accelerator Society of Japan August 8-10, 2016, Chiba, Japan

#### **PASJ2016 MOP031**

## 3. 工場試験

#### 3.1 開発品の外形

開発した 50 kV 半導体スイッチの外形写真を Figure 3 に示す。 重量は約 88kg である。



Figure 3: Appearance of the 50kV solid-state switch.

#### 3.2 試験回路

開発した高電圧スイッチの試験は、X 線自由レー ザー施設 SACLA(SPring-8 Angstrom Compact free electron LAser)での使用を想定し、実際のモジュレー タと似た条件とした。その試験回路は、Figure 4 に 示すスイッチに Pulse Forming Network(PFN)回路を接 続したもので、クライストロンの代替負荷として抵 抗(RL)を接続したものである。代替負荷の電気容量 や冷却の問題で低負荷にする必要があり、我々は手 動によるトリガパルス発生による運転にて工場試験 を実施した。試験場所はパルスパワー技術研究所 (Pulsed Power Japan Laboratory (PPJ))である。



Figure 4: Test circuit for the high-voltage SI-Thy switch.

#### 3.3 試験結果1

Figure 5 にアノード電圧 50kV 時の出力パルス電流 波形を示し、Table 4 に試験条件の概略を示す。



Figure 5: Waveforms of the anode voltage (purple) and the pulse current(blue), at a load resistance(RL) value of 4  $\Omega$  and a charging voltage of 50 kV.

Table 4: Test Conditions Summary for the SI-Thy Switch at Charging Voltage=50 kV, RL=4.0  $\Omega$ 

Parameters	Requirement Specifications	Results of Test Run	
Anode Voltage	50 kV	51 kV	
Peak Current	6 kA	5.0 kA	
Pulse Width	4.5 μs	3.2 us *1	
Switching Time	500 ns	380 ns	

\*1: Due to the test PFN circuit

### 3.4 試験結果2

Figure 4.に於いて示した負荷抵抗 RL を、4  $\Omega$ から 2.1  $\Omega$ に変更した際の、概略試験条件を Table 5 に示 し、アノード電圧波形を Figure 6、出力電流波形を Figure 7 に示す。

Table 5: Test Conditions Summary of the SI-Thy Switch at the Various Anode Voltages and RL=2.1  $\Omega$ 

Anode Voltage [kV]	10	20	30	40	50
Peak Current [kA]	1.2	2.3	3.6	4.8	6.1
Switching Time [ns]	870	560	470	460	410
Von [V]	820	1100	1200	1500	2000
ON -Resistance[Ω]	0.23	0.15	0.11	0.10	0.11



Figure 6: Waveforms at the various anode voltages and RL=2.1 $\Omega$ .



Figure 7: Waveforms of the pulse currents at the various anode voltages and RL= $2.1\Omega$ .

 Table 4 及び 5 に示すとおり、最大阻止電圧、許容

 電流、スイッチング時間は、Table 1 に記載の要求特

 性を満たす結果である。

開発された高電圧スイッチにより点弧された電流 パルスの幅は、フラットトップが約 3.2 us である。 高電圧スイッチによる要求駆動電流の 6kA を確認す るために我々は、Figure 4 の負荷抵抗値 RL(4  $\Omega$ )を 変更して確認した。Table 4 に示すとおり アノード 電圧 51 kV 時のピーク電流は 5.0 kA であり、高電圧 スイッチが ON した状態に於ける実測上の閉回路の インピーダスは10.2  $\Omega$ となる。この値と負荷抵抗値 RL:4  $\Omega$ の差(6.2  $\Omega$ )が、PFN 側のインピーダンス、 高電圧スイッチの ON 時の抵抗値および測定系の配 線引き回しによる抵抗分と考えられる。アノード電 圧 50kV 時においてピーク電流が 6 kA となる閉回路 のインピーダンスは、8.3  $\Omega$ である。以上を踏まえ、 我々は要求駆動電流の 6 kA を確認するための負荷抵 抗値として RL=2.1  $\Omega$ を選んだ。その条件で結果と して得られた電圧および電流スイッチ波形を Figure 7 及び 8 に示す。波形では、クライストロン代替の 負荷抵抗(RL)の値を小さくしたため、Figure 4 中 P 点 に示す PFN 側のインピーダンスと負荷抵抗 RL との 間の整合が取れずに反射が生じるが、6 kA にて支障 なく動作可能である事は確認できた。

## 4. まとめと今後の予定

SACLA クライストロン電源に使用するサイラトロンの代替とするため、我々は、静電誘導型サイリスタ(SI-Thy)を 24 直列 8 並列に接続した高速高電圧スイッチを開発した。設計にあたっては、耐電圧や冷却を考慮した回路設計、構造設計を行い、既存のSACLA 用モジュレータ内の設置スペースにはまるよう全高を800mm以内に納めたものを製作した。工場試験では、実機モジュレータを模擬した試験回路によって1pps以下の低繰返し運転試験を行い目標どおりの特性を確認できた。

次の試験項目として、我々は、開発したスイッチ を絶縁油中に設置し、繰返し運転時の発熱状況と設 計冷却要領の検証、および SACLA のモジュレータ に搭載しての連続運転試験を行い、実性能を判断す る予定である。

また、今回の開発品の半導体素子は、静電誘導型 サイリスタを使用したが、今後の素子の供給状況も 考慮し、他のサイリスタ素子や SiC などの素子の採 用なども検討している。このような開発を通じて、 サイラトロン代替の半導体スイッチを実用化したい と考えている。

## 参考文献

- J. Nishizawa and K. Nakajima, Static induction thyristor. Revue de Physique Appliquee. Vol13, No.12 PP.725-728, 1978.
- [2] Akira Tokuchi *et al.*, "Development of high-power solidstate switch using induction thyristor for klystron modulator" (Nuclear Instruments and Methods in Physics Research A 769 (2015) 72-78).