INTEGRATOR CIRCUIT FOR BEAM CHARGE MONITORING

Kenichi Yanagida¹, Shinsuke Suzuki and Hirofumi Hanaki JASRI, Accelerator Division /SPring-8 1-1-1 Kouto, Sayo-cho, Sayo-gun, Hyogo 679-5198

Abstract

At the SPring-8 1-GeV linac, a beam current or charge is measured by means of an integrator circuit. A signal from a current transformer is processed into an integrated voltage. We developed a low-noise and high-resolution integrator instead of the present integrator. Both the present and developed integrators have the same functions such as signal gating, accumulation of analog signal and sample hold. The principal noise of the integrator was found to be a switching noise of the gate switch. To reduce the switching noise a GaAs transfer switch SW-283-PIN (M/A-COM) was adopted as the gate switch. The experimental data of the developed integrator showed 1/12 of the noise level of the present integrator.

ビーム電荷測定用電圧積分回路

1. はじめに

SPring-8 線型加速器に於いて、シンクロトロン及 びニュースバルへのビーム出射電荷量はCT (Current Transformer)からの信号電圧波形を時間ゲート内で 積分することにより計測されている。現在、電圧積 分回路には STANFORD RESEARCH SYSTEMS 社の Fast Gated Integrator and Boxcar Averager Module を 使用している。将来的には上記2カ所を含む線型加 速器の全 CT に電圧積分回路を設置する予定である が、その際に入力ダイナミックレンジ及び積分時間 幅の拡大も同時に行う予定である。Top-up 運転を行 う入射器では、蓄積リングの電流変動を押さえるた めに、より小さな電流での入射を行うことが要求さ れる。現在の積分回路はノイズが大きく、小電流で 高精度な電荷測定という更なる要求に応えることが 難しくなっている。そのため、より高精度な測定を 目指して電圧積分回路を開発した。

2. 動作原理

動作原理は現在及び新規モジュール双方とも同じ である ^[1]。主な構成要素は信号ゲート用スイッチと 信号蓄積回路である。ゲート用スイッチは測定対象と なる時間幅を決めるもので、ゲート開時の信号電圧の みを蓄積回路へ導く [図1(1),(2)]。蓄積回路はディ レイラインでインピーダンスが 50 Ω の PFN (Pulse Forming Network)や同軸ケーブルが使用される。蓄 積回路内に導かれた信号電圧は、ディレイライン片 側開放終端で全反射され、ゲート用スイッチへ戻る 「図1(3)」 全反射された信号電圧がゲート用スイッ チに到達する前にゲートを閉じると、ディレイライ ン両側は開放終端となり、信号電圧は蓄積回路内に 閉じ込められる [図1(4)] 閉じ込められた信号電圧 はディレイラインを往復するうちに電圧が平均化さ れ一定値となる [図1(5),(6),(7)]。この平均化され た電圧はゲート開時間内の電圧時間積に比例する。





3. 設計・製作

今回新規に設計・製作した電圧積分回路のブロッ クダイアグラムを図2に、モジュールの外観を図3 (右側)に示す。図2に於いて、a:のパラメータは短 パルス(1ns)測定用で、b:のパラメータは長パルス (40ns)測定用である。

CTからの信号電圧は主に信号ゲート用GaAsスイッチ、同軸ケーブルディレイライン、サムアンプ、サンプルホールド回路、ADCの順で処理されて、最終的にはデジタル若しくはアナログ信号として制御系に取り込まれる。これらの構成要素の中で、外部トリガを受けてスイッチ動作するものが2つある。GaAs

¹ E-mail: ken@spring8.or.jp.



図 2: 電圧積分回路のブロックダイアグラム

スイッチとサンプルホールド回路である。スイッチ 動作を行う素子はトリガショット毎の電圧変動が大き く、GaAs スイッチで 0.5 mV 程度、サンプルホール ド回路が 0.3 mV 程度が典型的な値である。この電圧 変動が最終的な測定分解能を決めてしまうため、ス イッチ動作を行う素子の前段にアンプを挿入し、可 能な限り信号を大きくする。GaAs スイッチの前段は プリアンプ、サンプルホールド回路の前段はポスト アンプと呼ぶことにする。

CT とプリアンプの間にローパス・フィルターが挿入されているが、これはプリアンプ出力電圧の飽和を避けるためである。このローパス・フィルターにより波形が整形されてピーク電圧が下がり、パルス幅が増大するが電圧時間積は変化しない。



図 3: 基板上の GaAs スイッチ (左) とモジュールの 外観 (右)

3.1 GaAs スイッチ

信号ゲート用スイッチには M/A-COM 社の SW-283-PIN を使用する(図3左側)。 SW-283-PIN の主な 特性は表1にまとめている。最大の特徴はトランス ファースイッチであること、立ち上がり時間が2ns (10%~90%)と短いことである。

SW-283-PIN は 4 つの RF ポートを持ち、2 つの制 御電圧(図2 CNTL A 及び CNTL B)を入れ替えるこ とで、ゲート開時に『入力 \rightleftharpoons ディレイライン』及び 『50 Ω 終端 \rightleftharpoons 1k Ω 終端』を接続し、ゲート閉時に『入 力 \rightleftharpoons 50 Ω 終端』及び『ディレイライン \rightleftharpoons 1k Ω 終端』 を接続する。制御電圧はほぼ定格の-0.1 V と-7.9 V と した。ゲート閉時に『入力 \rightleftharpoons 50 Ω 終端』を接続す る理由はプリアンプ出力が不安定になるのを避ける

表 1: SW-283-PIN の主なスペック		
Band Width [GHz]		DC~3
Isolation [dB]	DC~0.5 GHz	45
Rise (Fall) Time [ns]	10 %~90 %	2
1dB Compression [dBm]	0.05 GHz	+26
Video Feedthru [mV]		30
Control Voltages (Max) [V]	Low. High	08

ためである。

SW-283-PINのRFポート立ち上がり時間は2nsで ある。もし、制御電圧がこれより遅ければ、スイッチ の立ち上がり時間は制御電圧の立ち上がり時間で決 まる。そこで、この立ち上がり時間の短さを損なわ ないように、制御電圧を高速で切り換える回路を開 発した。図4は制御電圧発生回路のブロックダイア グラムである。高速トランジスタスイッチ4台でブ リッジを組み、印加電圧(+2Vと-10V)を切り替え る。印加電圧の電圧差を制御電圧のレンジより広く している理由は電圧変化時間を短くするためである。 制御電圧はダイオードによるクリッピングを行って いるので、常に-0.1Vと-7.9Vの範囲内となる。



図 4: GaAs スイッチ制御電圧発生回路のブロックダ イアグラム

SW-283-PINのRFポート立ち上がり時間を検証す るため以下のような試験を行った。パルスジェネレー タ(8131A, HP)により波高-1V、幅1nsのパルスを 0.5 ns ずつ遅らせて発生させ、ゲートを通し、オシロ スコープ(DPO4104, TEKTRONIX)で波形を取得し た。図5は取得した 60 波形を重ね描きしたものであ る。ゲート幅は 20 ns 程度であるが、その前後には波 形は見えない。図より立ち上がり時間は 10→90%で 2 ns、10→95%で4 ns、10→98%で8 ns と測定され た。スペックを考慮すればこれらの数値は妥当と思 われる。



図 5: ゲート通過後の電圧波形(60 波形分)

3.2 ディレイラインとサムアンプ

ゲート閉時、ディレイラインは1kΩの抵抗を介し てアースに接続され、1µs 程度の時定数で放電する。 ディレイラインの両端はコンデンサを介してサムア ンプへ入力されている。サムアンプには信号が無い 状態で出力を0Vにできるように、オフセット電圧 を印加できるようにした。図6はサムアンプに入る 電圧波形であるが、赤と青の波形が交互に補間する ように入力されている。時間(反射の回数)と共に パルス幅が広がり、ピーク電圧が下がり、平均化し ていく過程が見られる。緑の波形は2MHzLPFの出 力である。この波形をサンプルホールドするのだが、 タイミングは図中700 ns 近辺(可変)である。



図 6: サムアンプに入る電圧波形

4. ノイズレベルと線形性

ノイズレベルは入力電圧が変化しない(50 Ω 終端) 状態にして出力電圧を 50 サンプル程度取得し、標準 偏差として取得した。測定の結果、電荷量に換算し たノイズレベルは 0.65 pC(レンジ:2 nC、ゲート幅: 20 ns)であった。現在のモジュールが 2.9 pC(レン ジ:1.4 nC、ゲート幅:10 ns)なので、同レンジ、同 ゲート幅で換算すればノイズレベルは 1/12 に低減し ていることになる。

線形性についてはパルスジェネレータで波高及び 幅の異なるパルスを発生させ電圧積分回路へ入力し、 出力電圧を測定した。図7はその結果である(ゲート幅は20ns)。出力は10Vに達するまで電圧時間積に比例していることがわかる。今回、パルス幅は最大で5nsであるが、ゲート幅を広くし、パルス幅を40nsまで広げても同様な線形性が得られることが判明している。



図 7: 入力電圧時間積と出力電圧

5. 加速器運転環境下での試験

線型加速器運転の環境下で電圧積分回路がどのような特性を有するか確認するためにデータ取得試験 を行った。図8は線型加速器下流部に設置されているCT(2100, PEARSON)からの信号電圧波形を積 分(ゲート幅80 ns)処理し、取得したもので、1時 間分のデータである。ショット毎の電荷量は確実に取 得されている。較正等を行っていないので縦軸は任 意スケールだが、ショット毎の電荷量は概ね1 nCで あり、最大測定レンジは16 nCと予想される。ノイ ズレベルは予測と同程度で良好である。但し、図か ら判るようにベースラインが変動している問題があ る。原因は調査中であるが、ベースライン変動を抑 制する工夫が必要であろう。



図 8: 加速器運転環境下でのデータ取得試験

参考文献

[1] Manual of Fast Gated Integrators and Boxcar Averagers, SATNFORD RESEARCH SYSTEMS.